一種用于高速ADC的采樣保持電源電路的設計
近年來，隨著數(shu)字(zi)(zi)信號(hao)處理(li)技(ji)術的(de)(de)(de)迅(xun)猛發展，數(shu)字(zi)(zi)信號(hao)處理(li)技(ji)術廣泛地應用于各個(ge)領域。因此對作為模擬和數(shu)字(zi)(zi)系(xi)統(tong)之間橋梁的(de)(de)(de)模數(shu)轉換器（ADC）的(de)(de)(de)性能也(ye)提出(chu)了越(yue)來越(yue)高的(de)(de)(de)要求。低電壓高速ADC在(zai)許多的(de)(de)(de)電子器件的(de)(de)(de)應用中是一個(ge)關鍵(jian)部分。由于其他結(jie)(jie)構(gou)諸(zhu)如兩步快閃結(jie)(jie)構(gou)或內插式結(jie)(jie)構(gou)都很難(nan)在(zai)高輸入頻率下提供低諧波失真(zhen)，因此流水線(xian)結(jie)(jie)構(gou)在(zai)高速低功耗的(de)(de)(de)ADC應用中也(ye)成為一個(ge)比(bi)較(jiao)常用的(de)(de)(de)結(jie)(jie)構(gou)。
作為流水線ADC前端(duan)的(de)采(cai)樣(yang)保持(chi)電路(lu)(lu)是(shi)整個系統的(de)關鍵(jian)模塊電路(lu)(lu)之一(yi)。設計一(yi)個性(xing)能優異(yi)的(de)采(cai)樣(yang)保持(chi)電路(lu)(lu)是(shi)避(bi)免采(cai)樣(yang)歪(wai)斜(xie)（timing skew）最直接(jie)的(de)方(fang)法。
本文基于TSMC 0.25μm CMOS工藝，設計了一個具有高(gao)增益、高(gao)帶寬的(de)OTA，并且(qie)利用(yong)該OTA構(gou)造(zao)一個適(shi)用(yong)于10位，100 MS/s的(de)流水線ADC的(de)采樣保持電路。文章討論了適(shi)宜采用(yong)的(de)跨導(dao)運算放(fang)大器的(de)結(jie)構(gou)以及(ji)對(dui)其性能產(chan)生(sheng)影響的(de)因(yin)素和(he)采樣保持電路的(de)結(jie)構(gou)，最后給出(chu)了仿真結(jie)果。
OTA的設計
1、OTA結(jie)構
在2.5 V的(de)(de)(de)電源(yuan)(yuan)電壓下(xia)，雖然(ran)套筒式共(gong)源(yuan)(yuan)共(gong)柵(zha)結構(gou)具有(you)高速、高頻(pin)、低(di)功耗的(de)(de)(de)特點，但(dan)由于(yu)套筒式結構(gou)的(de)(de)(de)輸出擺幅(fu)低(di)，不太適合低(di)壓下(xia)的(de)(de)(de)設計(ji)。因此折(zhe)疊式共(gong)源(yuan)(yuan)共(gong)柵(zha)的(de)(de)(de)運放結構(gou)是一個(ge)較好的(de)(de)(de)選(xuan)擇，如圖1（a）所示。由于(yu)該OTA將用(yong)于(yu)閉環結構(gou)，為了減少輸入(ru)端的(de)(de)(de)寄(ji)生(sheng)電容，采用(yong)了NMOS管作為輸入(ru)管。
本(ben)文采(cai)(cai)用如(ru)圖1（b）所示的(de)增(zeng)益(yi)(yi)自舉(ju)電路結(jie)構。放(fang)棄使(shi)用四個單端輸入(ru)-單端輸出的(de)運(yun)放(fang)是因為(wei)后者不僅會增(zeng)加功耗(hao)和(he)面積，而且由于不可避免地(di)采(cai)(cai)用電流鏡(jing)結(jie)構會引入(ru)鏡(jing)像極點，限制了OTA的(de)頻(pin)率(lv)特性，使(shi)其單位增(zeng)益(yi)(yi)帶(dai)寬變小(xiao)。為(wei)了提供最大(da)的(de)輸出擺幅(fu)，放(fang)大(da)器A2必須采(cai)(cai)用NMOS的(de)輸入(ru)差動(dong)對。同理(li)，放(fang)大(da)器A1必須采(cai)(cai)用PMOS作(zuo)為(wei)輸入(ru)差動(dong)對。
由于該OTA將應用到10位，100 MS/s流水(shui)線ADC的采樣保持電(dian)路中，其增益(yi)A0應滿足式中，
N為ADC的(de)分辨率，B為每級的(de)有效位數。對(dui)于(yu)本例(li)，N=10，B=1，則(ze)A0>72.25 dB.對(dui)于(yu)如此(ci)大(da)(da)的(de)直流增(zeng)益(yi)，即使采(cai)用了(le)增(zeng)益(yi)自舉電路結構，主運(yun)(yun)放(fang)(fang)和輔(fu)助運(yun)(yun)放(fang)(fang)的(de)增(zeng)益(yi)還是(shi)要達到(dao)40 dB以(yi)上。以(yi)圖(tu)1（b）為例(li)，提高折疊(die)式共源共柵運(yun)(yun)放(fang)(fang)的(de)直流增(zeng)益(yi)的(de)方法有：①增(zeng)加(jia)M7和M8管(guan)的(de)跨導和溝(gou)道(dao)長度，但是(shi)會(hui)增(zeng)大(da)(da)寄生電容，降低(di)運(yun)(yun)放(fang)(fang)的(de)次(ci)極點頻(pin)率。②增(zeng)大(da)(da)M1和M2管(guan)的(de)跨導和溝(gou)道(dao)長度，由于(yu)次(ci)極點處在折疊(die)點處，因(yin)此(ci)會(hui)降低(di)運(yun)(yun)放(fang)(fang)的(de)次(ci)極點頻(pin)率。③可以(yi)增(zeng)加(jia)M5和M6管(guan)的(de)溝(gou)道(dao)長度，由于(yu)信號不經過(guo)這幾個管(guan)子(zi)，因(yin)此(ci)不會(hui)降低(di)工作速度。
為滿(man)足設(she)計要求，該OTA的單位(wei)增益(yi)帶寬至(zhi)少要達到800 MHz以上(shang)。根(gen)據(ju)文獻[4]，單位(wei)增益(yi)帶寬GBW滿(man)足
式中：K=μ0Cox，μ0是電(dian)子遷移率；Cox是單位(wei)面積(ji)的(de)柵氧化層電(dian)容；Id1是尾(wei)電(dian)流；W1和L1分(fen)別是M1管的(de)寬和長；CL是負載電(dian)容。根據式（2），提高單位(wei)增益帶(dai)寬可以通過：增加尾(wei)電(dian)流，但(dan)這(zhe)樣會增加功耗；增大W1，但(dan)會增大折疊點處的(de)寄生電(dian)容，減小相位(wei)裕度。
同時，OTA的(de)有限增(zeng)益(yi)和(he)有限的(de)穩(wen)定時間會使采樣保持的(de)實際結果與(yu)理(li)想情況之(zhi)間出現偏差，例如信號失真，低信噪比（SNR）等(deng)。因此需要(yao)一個(ge)快速穩(wen)定的(de)高直流增(zeng)益(yi)OTA.為了(le)達到(dao)設(she)計要(yao)求，需要(yao)反復進行(xing)模擬和(he)折中，進行(xing)優化(hua)。
該OTA采(cai)用如(ru)圖2所示(shi)的(de)動態開關電(dian)容共(gong)模反(fan)饋(kui)。選(xuan)擇這種(zhong)共(gong)模反(fan)饋(kui)的(de)原因是：首先，由于此共(gong)模反(fan)饋(kui)電(dian)路是離散(san)型共(gong)模反(fan)饋(kui)結構(gou)，所以不會(hui)浪費功耗。其(qi)次，這種(zhong)共(gong)模反(fan)饋(kui)結構(gou)也不會(hui)限制OTA的(de)輸出擺幅。OTA的(de)主運(yun)放(fang)和兩個輔助運(yun)放(fang)將采(cai)用同一(yi)個偏置電(dian)路。
2、頻率特性與(yu)建(jian)立時間
為了使(shi)放大器(qi)穩定(ding)，輔(fu)助運(yun)(yun)放的(de)單位增益(yi)帶寬(kuan)必須要(yao)(yao)小于主(zhu)(zhu)運(yun)(yun)放的(de)次極點(dian)頻(pin)率(lv)(lv)，但要(yao)(yao)大于其主(zhu)(zhu)極點(dian)的(de)頻(pin)率(lv)(lv)。即
式中(zhong)：ω3是主(zhu)運放(fang)的-3 dB帶寬(kuan)；ω4是輔助運放(fang)的單位增益帶寬(kuan)；ω6是主(zhu)運放(fang)的次極點(dian)。
除了對于放大(da)器(qi)穩定(ding)性的(de)考(kao)慮之外，還需要對OTA的(de)建(jian)立(li)時間進(jin)行考(kao)慮。減(jian)少(shao)OTA建(jian)立(li)時間最有效的(de)方(fang)法是減(jian)小doublets的(de)影響。
因此，式（3）的(de)范圍就顯得(de)太大了，根(gen)據(ju)文獻[5]，輔助運放的(de)單位增(zeng)益極(ji)點應(ying)該大于整個(ge)閉環回路的(de)-3 dB帶寬，即
式中βω5是(shi)整個閉環回路的(de)(de)-3 dB帶寬。需要注意的(de)(de)是(shi)，ω4不必比βω5大太多(duo)，因為過分增(zeng)大ω4的(de)(de)代價是(shi)使(shi)OTA的(de)(de)功耗變(bian)大。采樣保持電路的(de)(de)結構
本(ben)文的(de)采樣(yang)保持電(dian)(dian)路采用電(dian)(dian)容翻轉型結(jie)(jie)構(gou)。如(ru)圖(tu)3所示。該結(jie)(jie)構(gou)具有實現面積小(xiao)、噪聲低、功耗低、保持相穩定時(shi)間短等優點。適用于(yu)高速的(de)流水線(xian)ADC.同時(shi)采用了(le)(le)下極板(ban)采樣(yang)技術(shu)和(he)全(quan)差分(fen)結(jie)(jie)構(gou)。全(quan)差分(fen)結(jie)(jie)構(gou)可以消(xiao)除電(dian)(dian)路的(de)共模失(shi)調(diao)誤(wu)差，抑制(zhi)襯底噪聲。下極板(ban)采樣(yang)技術(shu)的(de)應用則可以幾(ji)乎完全(quan)抑制(zhi)了(le)(le)在(zai)采樣(yang)時(shi)刻由(you)于(yu)開關的(de)電(dian)(dian)荷注入和(he)時(shi)鐘饋通引入的(de)非線(xian)性(xing)誤(wu)差。
仿真結果
采(cai)用(yong)Cadence Spectre作為仿真工具。電(dian)源電(dian)壓為2.5 V，采(cai)用(yong)TSMC 0.25μm CMOS工藝(yi)，在(zai)各個工藝(yi)角下對OTA進行AC分析，仿真結果如(ru)表1所示(shi)，在(zai)TT工藝(yi)角下的波特圖如(ru)圖4所示(shi)。
表中的建立時間t是以達到0.05%精度的建立時間進行計算的。將OTA接成單位增益放大器，輸入(ru)幅值為1 V的差分階(jie)躍信號，得到如圖5所(suo)示的瞬態響應曲(qu)線(xian)。
在(zai)電路(lu)的輸入端加一(yi)個正弦波(bo)信號（Vpp為2 V，頻率為10 MHz），輸出端在(zai)保(bao)持(chi)相時能(neng)在(zai)4 ns內穩定到1 V，這滿足(zu)100 MHz采樣頻率的要求(qiu)。
將該(gai)OTA應(ying)(ying)用到圖(tu)(tu)3所示(shi)的采(cai)樣(yang)保(bao)(bao)持(chi)(chi)電路中，輸入(ru)幅(fu)值(zhi)(zhi)為1 V的差分正弦信號(hao)，輸出信號(hao)如圖(tu)(tu)6所示(shi)。由圖(tu)(tu)可知，保(bao)(bao)持(chi)(chi)值(zhi)(zhi)與輸入(ru)信號(hao)的采(cai)樣(yang)值(zhi)(zhi)之間的差值(zhi)(zhi)小(xiao)于(yu)(yu)(yu)0.3 mV.對于(yu)(yu)(yu)10位精度的ADC來說(shuo)，采(cai)樣(yang)保(bao)(bao)持(chi)(chi)的誤(wu)差應(ying)(ying)該(gai)小(xiao)于(yu)(yu)(yu)
; 即0.488 mV.因此(ci)該采樣保持電路(lu)可(ke)以(yi)應用于10位ADC中(zhong)。
測量(liang)動(dong)態(tai)(tai)(tai)(tai)特性(xing)最(zui)直接的(de)方法是(shi)對其輸出做快速傅里葉變換（FFT）。無(wu)雜(za)散動(dong)態(tai)(tai)(tai)(tai)范圍(wei)（spurious freedynamic range，SFDR）是(shi)衡量(liang)動(dong)態(tai)(tai)(tai)(tai)性(xing)能的(de)一(yi)個重要的(de)技術(shu)指(zhi)標。SFDR是(shi)指(zhi)所能處理(li)的(de)最(zui)大和最(zui)小信(xin)(xin)號(hao)之比(bi)。它與(yu)輸入信(xin)(xin)號(hao)的(de)幅度無(wu)關，因(yin)此，用(yong)它表示的(de)動(dong)態(tai)(tai)(tai)(tai)性(xing)能更具(ju)有普遍意義。
圖(tu)7（a）和（b）分別是在采樣(yang)頻率(lv)為100 MHz下，對(dui)由輸(shu)入信(xin)號(hao)為5.1758 MHz和47.9492 MHz（約(yue)為奈奎斯(si)特(te)采樣(yang)頻率(lv)）的(de)滿幅度正弦(xian)信(xin)號(hao)（Vpp=2 V）所得的(de)輸(shu)出(chu)信(xin)號(hao)的(de)FFT頻譜圖(tu)。
式中(zhong)：fin是(shi)輸(shu)入(ru)頻率(lv)；fs是(shi)采樣頻率(lv)；Nwindow是(shi)記錄的正弦波的周期(qi)數，它必須是(shi)一個質數。測量FFT的頻譜圖可知(zhi)當輸(shu)入(ru)信號fin=5.175 8 MHz時，SFDR為81 dB；當輸(shu)入(ru)信號fin=47.949 2 MHz（約為奈奎斯(si)特采樣頻率(lv)）時，SFDR為80 dB.
結論
本文設計了一個可(ke)應(ying)用(yong)(yong)于(yu)(yu)10位、100 MS/s流水線ADC前端模塊的(de)(de)采(cai)(cai)(cai)樣(yang)(yang)(yang)(yang)保(bao)持電(dian)(dian)路(lu)。采(cai)(cai)(cai)用(yong)(yong)增益提(ti)升技術使得采(cai)(cai)(cai)樣(yang)(yang)(yang)(yang)保(bao)持電(dian)(dian)路(lu)中(zhong)的(de)(de)OTA達到100 dB的(de)(de)增益，并且(qie)GBW達到1 GHz，達到0.05%精度的(de)(de)建立(li)時間小于(yu)(yu)4 ns.采(cai)(cai)(cai)用(yong)(yong)上述OTA的(de)(de)采(cai)(cai)(cai)樣(yang)(yang)(yang)(yang)保(bao)持電(dian)(dian)路(lu)在(zai)(zai)100 MHz采(cai)(cai)(cai)樣(yang)(yang)(yang)(yang)頻(pin)(pin)率(lv)(lv)下，當輸(shu)入信(xin)號的(de)(de)頻(pin)(pin)率(lv)(lv)為(wei)5.175 8MHz時，SFDR為(wei)81 dB.當輸(shu)入信(xin)號的(de)(de)頻(pin)(pin)率(lv)(lv)為(wei)47.949 2 MHz（約為(wei)奈奎斯特(te)采(cai)(cai)(cai)樣(yang)(yang)(yang)(yang)頻(pin)(pin)率(lv)(lv)）時，SFDR為(wei)80 dB.與(yu)近期國內外(wai)同(tong)類電(dian)(dian)路(lu)進行比較，比較結果如表2所示。由表2可(ke)知(zhi)，該采(cai)(cai)(cai)樣(yang)(yang)(yang)(yang)保(bao)持電(dian)(dian)路(lu)在(zai)(zai)性(xing)能上還是不(bu)錯的(de)(de)。
| 【上一個】 開關電源電路中拓撲電感的Saber仿真輔助設計 | 【下一個】 開關電源技術之非隔離型降壓式電源設計的分析 |
| ^ 一種用于高速ADC的采樣保持電源電路的設計 |